ALDEC發佈Active-HDL、Riviera-Pro、ALINT更新版本
2010.01.01知名EDA模擬驗證軟體研發大廠ALDEC公司於日前推出Active-HDL 8.2 sp1、Riviera-PRO 2009.10、ALINT 2009.10版。除了延續以往設計、模擬、驗證與除錯功能，新的功能使FPGA、ASIC與SoC更容易編輯與控制，人性化的操作介面不僅可提升使用者效率，透過軟體間緊密的聯結性，使整個設計驗證環境更為流暢，除了大幅度降低使用者的時間成本，低門檻的購買成本更顧全了使用者的荷包。
Active-HDL 除了支援不同混和式的語言模擬，更具備除錯與分析功能，亦可與 The Mathworks MATLAB/ Simulink 進行共同模擬。新版8.2 sp1不僅優化上述產品優勢，更強化了可預先編譯FPGA 供應商資料庫及開放 IP 加密等功能。相較於前一版本，新的 8.2 sp1 版提升了 HDL 設計與模擬效能，並加快編譯速度，也縮短模擬所需的時間成本。此外， Assertions 更是由原本的單一特性規範語言，擴展成三種新的特性規範語言，分別為 SVA、PSL 及 OVA以供選擇。
Riviera-Pro 為高效能ASIC及高密度 FPGA 之驗證作業環境，新的 Riviera-PRO LV 2009.10 版，在價格方面顛覆以往業界的價格門檻，在亞洲區大幅節省了使用者將近四成的購買成本，功能更加強大，讓 EDA 研發單位能以最便宜的價格，就可購買到強大功能的 EDA 設計模擬軟體。
隨著 Windows 新作業系統上市，新的 Riviera-PRO LV 2009.10 版已可支援 Windows 7 系統環境，且在各語言的模擬效能上，提高 3%-30% 不等，尤以System C速度比起前幾板有更大速度上的提升。其他相關的功能也增列其中，例如ACDB (ALDEC Coverage Database)、Xilinx Secure IP,列印..等，且 MATLAB/Simulink 共同模擬的介面也在最新的LV 2009.10版更新。
此外，新的 ALINT 2009.10 版新增了兩種功能。為 Xilinx 所設計的 FPGA Primitive Support及新的 CDC(Clock Domain Crossing)，使檢查的過程更加快速與精準。此外，設計迴圈循環 (Design Iteration Cycles) 的減少、更快速的除錯與問題辨識，以及較少的持有與維護成本，都讓新的 ALINT 2009.10 版更具競爭優勢。為了讓講求航太安全性方面的使用者能快速監控並驗證其程式碼，ALDEC公司也特別更新了 DO-254/ED-80 航電規則外掛。
